EPM1270M256C4N嵌入式CPLD 产品概述 特性

MAX®II系列（EPM1270M256C4N）即时启动非易失性cpld基于0.18 μm, 6层金属闪光工艺，密度从240到2210个逻辑元素(LEs)(128到2210等效宏单元)和8 Kbits的非易失性存储。与其他CPLD体系结构相比，MAX II设备提供高I/O计数、快速性能和可靠的拟合。MAX II设备以MultiVolt核心、用户闪存(UFM)块和增强的系统内可编程(ISP)为特点，旨在降低成本和功耗，同时为总线桥接、I/O扩展、上电复位(POR)和排序控制以及设备配置控制等应用提供可编程解决方案。
型号：EPM1270M256C4N 嵌入式 CPLD（复杂可编程逻辑器件）
可编程类型：系统内可编程
延迟时间 tpd(1) 最大值：6.2 ns
供电电压 - 内部：2.5V，3.3V
逻辑元件/块数：1270
宏单元数：980
I/O 数：212
工作温度：0°C ~ 85°C（TJ）
封装/外壳：256-TFBGA


MAX II CPLD具有以下特性：
-低成本，低功耗CPLD
-即时启动，非易失性架构
-待机电流低至25 μA
-提供快速传播延迟和时钟到输出时间
-提供四个全局时钟，每个逻辑数组块(LAB)有两个时钟可用UFM块高达8 Kbits的非易失性存储
-多伏核心，使外部供电电压的设备或3.3 V/2.5 V或1.8 V
-支持3.3 v、2.5 v、1.8 v、1.5 v逻辑电平的多伏I/O接口Lew速率，驱动强度，总线保持，和可编程的上拉电阻
-Schmitt触发器支持耐噪音输入(每引脚可编程)I/ o完全符合外围组件互连特殊兴趣组(PCI SIG) PCI本地总线规范修订版2.2，用于在66 MHz下3.3 v操作
-支持hot-socketing
-内置联合测试行动组(JTAG)边界扫描测试(BST)电路符合IEEE标准1149.1-1990
-ISP电路符合IEEE标准1532MII51001-1.9
注：本文部分内容与图片来源于网络，版权归原作者所有。如有侵权，请联系删除！